研究概論

 

1.奈米電子與模擬

 

2.非揮發性記憶體元件

(1)2008_APL_Two-bit effect of trigate nanowires polycrystalline silicon thin-filmtransistor nonvolatile memory with oxide/nitride/oxide gate dielectrics

(2)2008_EDL_Novel Twin Poly-Si Thin-Film Transistors EEPROM With Trigate Nanowire Structure

(3)High Speed and Good Retention Nanowires Ω-Gate Poly-Si TFT Nonvolatile Memory with High-k HfO2 Trapping Layer

 

3.染料敏化太陽能電池

 

4.氧化物薄膜電晶體

 

 

 

 

 

 

 

 

研究成果綜合說明

 

A. 非揮發性記憶體學術研究成果

近年來，非揮發性記憶體應用越來越廣泛，記憶位元需求量與年倍增，尤其是在快閃記憶體，廣泛地應用於各式可攜式電子產品。目前非揮發性記憶體主要的研究方向可分為：(1)提高容量密度、(2)增快操作速度與(3)提升可靠度。首先，在莫爾定律驅策下，水平微縮閘極長度以達 32nm。然而在繼續向下微縮，將會遇到來自於元件物理與製程技術的巨大挑戰。因此，近年來以3D堆疊結構元件，既以第一層為單晶矽，第二層以上的主動層，使用複晶矽薄膜的3D堆疊非揮發性記憶體受到學術界與產業界廣泛的重視。再者，快閃記憶體的可靠度一直是重要的研究課題。首先我們回顧非揮發性記憶體的發展歷史。一開始是使用複晶矽(poly-Si)為電荷儲存層，隨著元件微縮的腳步，閘極氧化層(Gox)的厚度跟著降低，當閘極氧化層小於6nm時，傳統的多晶矽電荷儲存層快閃記憶體的資料儲存能力會嚴重地喪失，原因歸咎於電荷儲存層內的儲存電荷能夠水平移動(lateral migration)，因此穿隧層中只要有一個漏電路徑，即會產生嚴重的電荷損失。因此學界與業界開始使用poly-Si-Si2O3-Si3N4-SiO2-Si (SONOS)結構的非揮發性記憶體，其中電荷儲存層，以氮化矽(Nitride)與高介電係數(high-k)的材料，來取代傳統的複晶矽。其原因為這些材料不導電且具有較深的電子分立式缺陷(discrete traps)，因此電荷能夠牢牢的留在缺陷內，不易水平移動，即使有漏電路徑存在，也只會造成少部分區域電荷的流失。所以將SONOS結構與3D堆疊非揮發性記憶體的結合，將是未來高密度，高效能非揮發性記憶體的重要發展方向。
另外一方面，在液晶顯示器方面的應用，系統面板是一重要發展方向，就是將面板整合驅動電路、週邊電路與運算單元於記憶體。其中以低溫複晶矽薄膜製作的嵌入式記憶體元件是實現系統面板的關鍵零組件之一。
因此，為了達成上述的目標，申請人近四年來做了許多相關的研究，專注於複晶矽薄膜電晶體(poly-Si Thin-film Transistors)之SONOS非揮發性記憶體，以期可運用於3D堆疊結構的記憶體，與系統面板的嵌入式非揮發性記憶體。以下針對這幾個研究成果加以詳細說明。

(1). 我們團隊，成功的結合複晶矽薄膜電晶體的奈米結構和非揮發性記憶體的特性，製作出高效能的非揮發性薄膜電晶體。研究結果發現，具三面閘極與奈米線，並以氮化矽為儲存單元的矽-氧化矽-氮化矽-氧化矽-複晶矽 (SONOS) 非揮發性複晶矽薄膜記憶體，具有很好的可靠度，如較好的資料保存能力（Retention）和較好的重複讀寫的忍受度（Endurance）。另一個重要貢獻是，首先探討元件尺寸與其二位元（Two-bit）操作的關係[J4]。研究成果發現，當閘極長度為2um時，可以進行熱載子的寫入，所以可達到二位元的操作。當閘極長度大於5um以上，由於橫向電場的減少，使得元件的寫入抹除機制改由FN主導，所以無法進行二位元的操作。

(2). 延續(1)，首先製作出以氧化鉿為電荷儲存層的Pi形閘極晶矽薄膜非揮發性記憶體元件[J1],[J2]。除了保留住多條奈米線通道的優點，且能有寫入或抹除資料達十萬次，氧化鉿(HfO2)電荷儲存層由於其傳導帶遠低於氧化矽(Si3N4)的傳導帶，因此有下述優點：a.其穿隧電流(Modified Fowler-Nordheim tunneling)所需的等效穿隧厚度降低，因此增加資料寫入的速度。 b.電荷儲存層內的電荷陷入非常深的量子井內，因此減少儲存電荷損失，增加數位資料可讀性。

(3).我們團隊出，首先研究具三向閘極奈米線之雙複晶矽(Twin TFT EEPROM)多條奈米線通道非揮發性記憶體[J3]。 Twin TFT EEPROM具有兩項優點：(a).比SONOS記憶體元件少疊兩層薄膜，製成簡易且良率高；(b). Twin TFT可大幅度調整閘極電容耦合率(gate coupling ratio)。研究成果發現，，奈米線通道形成的三向閘極，利用元件奈米線通道所形成的尖端電場，可提高寫入及抹除的效率，大幅地降低操作電壓，。相當適用於低耗電之液晶顯示器之系統面版(system on panel)的嵌入式記憶體(embedded memory)。

(4). 延續3，為了提高Twin TFT EEPROM的可靠度，我們進一步地將閘極氧化層(Gox)由SiO2=16nm，置換為SiO2/Si3N4 =10nm/5nm，藉由氮化矽Si3N4的分離缺陷(discrete traps)儲存特性，可以大幅提高元件可靠度[J12]。研究結果顯示，資料的保持度(retention)可達到十年的標準，資料的忍受度(endurance)可達到10,000次。另一方面，我們亦成功的使用氨電漿(NH3 plasma)來修補複晶矽薄膜的晶界缺陷(grain boundary traps)，以及閘極絕緣層的介面缺陷(interface traps)。由研究結果顯示，記憶窗口可提升兩倍(ΔVth=2.5V to 5.0V)，可靠度也進一步地提升, [J14]。

(5). 成功製作出以多晶矽薄膜為主動層結合非晶相銦鎵鋅氧化物(Amorphous InGaZnO: a-IGZO)為電荷儲存層之非揮發性記憶體元件[J15]。a-IGZO薄膜由於具有可低溫沉積、可撓曲、透明性以及均勻度佳等特點，受到廣泛的重視。以a-IGZO薄膜當作主動層(Active layer)的薄膜電晶體(Thin Film Transistors: TFTs)，載子遷移率與可靠度比傳統氫化非晶矽薄膜電晶體(a-Si:H TFT)高、均勻性優於低溫複晶矽薄膜電晶體(Low Temperature Polycrystalline Silicon TFT: LTPS TFT) 且可低溫製程，因此a-IGZO薄膜電晶體具有取代氫化非晶矽薄膜電晶體與低溫複晶矽薄膜電晶體來製作主動矩陣有機發光顯示器(Active Matrix Organic Light Emitting Display: AMOLED)的潛力。本研究的主要成果，是以a-IGZO薄膜為電荷儲存層(Charge Storage Layer)的多晶矽薄膜非揮發性記憶體。參考近2年文獻，以a-IGZO薄膜為主動層，由於其只能提供電子，幾乎沒有抹除的特性。本研究主要的貢獻，是改以多晶矽薄膜為主動層，在寫入時可提供電子，而在抹除時可提供電洞，展現具有對稱性的資料寫入與抹除特性。此外資料保存能力可保證十年以上，使用次數也可達到一千次[J15]，因此驗證了未來以a-IGZO薄膜為電荷儲存層之非揮發性記憶體應用於透明基板(如玻璃或塑膠軟性基板)與系統面版上的可能性。

B. 太陽能電池學術研究成果

1991年瑞士 M.Gratzel 實驗室發展出一種高效率、低成本的太陽能電池（圖1），是利用奈米級結晶 TiO2 多孔膜製作電極，以釕錯化合物 (Ru-complex) 之染料敏化處理後，再使用碘/碘離子 (I?/I3?) 溶液作為電解質，對電極為鍍上鉑(platinum) 金屬的導電玻璃。因奈米級結晶 TiO2 多孔膜可大幅提昇對入射光能流的吸收面積，輔以染料的理想光譜特性，大幅提昇 DSSCs 的光電轉換效率達 7.1 ~ 7.9 %，在商業的應用上也成為可能。染料敏化太陽能電池只需使用較少的薄光電材料，且薄膜也能使用於軟性基材（flexible substrate），相較傳統的矽太陽電池而言，具有輕、薄、可彎曲、易攜帶、不易碎裂等應用優勢，可謂多元化應用的能源產品。
本研究團隊提出以金屬薄膜作為介面導電層(interfacial conducting layer)，我們認為接觸電阻(contact resistance)、功函數匹配(work function match)、穿透率(transmittance)都是我們選擇作為良好的介面導電層所必須考量的因子。主要研究成果為，我們選擇三種不同功函數的金屬，包含金屬鈦（4.33eV）、鋁（4.28eV）、鈀(5.12ev)，以直流濺鍍方式成長10nm於FTO導電玻璃上。研究結果顯示，濺鍍鈦金屬薄膜的染料敏化太陽電池相較於未濺鍍任何金屬的標準電池(standard cell)，在短路電流密度(Jsc)上顯著地提升24%，光電轉換效率可達4.65％，相較於標準電池（3.9%）也大幅提升將近20% [J13]。在入射光子轉換電流效率(IPCE)方面，濺鍍鈦金屬薄膜的量子效率相較於其他金屬與標準電池，在可見光波段(400~800nm)的效率表現也都有顯著地提升。